PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02-100358

CI 27047 077/100

(43)Date of publication of application: 12.04.1990

(51)Int.Cl. H01L 27/108

H01L 27/04

(21)Application number: 63-252979 (71)Applicant: TOSHIBA CORP


(22)Date of filing: 07.10.1988 (72)Inventor: WATANABE TOSHIHARU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To obtain a semiconductor memory having a degree of integration which matches that of the next generation by forming walls of insulator layers, thereby forming element regions on the side faces and upper faces of these walls.

CONSTITUTION: Word lines 11 are formed as gate electrodes around walls of 4 of insulator layers through gate insulating films 10. These word lines are insulated from the word lines 11 as electrode around the walls of adjacent insulator layers by insulating layers 14. Bit lines 15 are formed on the upper parts of these layers and N-type diffusion layers 7 are formed on the upper face of the insulating layer walls 4 in regions where these bit lines 15 and the word lines 11 as the gate electrodes formed on both sides of the insulator layer walls 4 intersect each other. Then, P-type diffusion layers 13 and N-type diffusion layers 7 are formed. A degree of integration which matches that of the next generation is thus obtained.



⑩ 日本国特許庁(JP)

① 特許出願公開

② 公開特許公報(A) 平2-100358

®Int. Cl. 5 H 01 L 27/1 識別記号

庁内整理委員

○公開 平成2年(1990)4月12日

H 01 L 27/108 27/04 .

H 01 L 27/10 3 2 5 F

-..-

C 7514-5F 8624-5F

審査請求 有 請求項の数 2 (全6頁)

63発明の名称 半導体装置およびその製造方法

②特 顧 昭63-252979

20出 顧昭63(1988)10月7日

危発明者 渡辺 寿

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

19代 理 人 弁理士 鈴江 武彦 外2名

明 細 岩

1. 発明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

② 基板上に絶縁体の対向した壁面を育するように少なくとも1本以上の清を形成する工程と、この形成された清を挟んで対向した壁面に上部と下部が第1専電型、中央部が第2専電型の半導体

層を形成する工程とを具備することを特徴とする

半導体装置の製造方法。

発明の詳細な説明
発明の目的]

(産業上の利用分野)

この発明は、半導体記憶装置およびその製造 方法に関するもので、特にDRAM(Dsauic Randan^^ Access Monory)セルのセル構造を改良 した半導体記憶装置およびその製造方法に関する ものである。

(従来技術)

第5回、および第6回を参照して、従来技術

によるDRAMセルについて説明する。

第5 図(a)、および第5 図(b)は、従来技術によるDRAMセルの平面の、および新能関で、特にクロスポイントセルと呼ばれるセルである。第5 図(a)の平面図において、DRAMセルのフード線101と、ピット線102との交点に1ピット分のセルができる。このDRAMセルの記憶素圧は、いわゆるトレンチ構造を有するキャパンタが用いられてあり、半導体基板100にトレンチ満103が開発形成されている。

第5 図(b)は、第5 図(a)の断面 B - B に 拾った断面 図であり、この断面 数 対 10 4 が 形成 さ 半 専 体 基 版 10 0 内に P 型 位 数 対 10 4 が 不純 物 度 の 高 い P + 型 型 並 数 層 10 5 が 形成 され、この 2 つの に 数 層 2 0 5 が 形成 され、この 2 つの に 数 層 2 0 7 下 線 10 3 内には、キャ パシ す 電 極 10 7、 およ び フー ド 線 10 1 が 形成 され ってい る。 さ らに、半 専 体 基 版 10 0 とは、埋む たコ ンククト 解 10 8 を除いて、ゲート 数 た (動 10 0 6 およびキャパシタ絶縁膜109により絶報されている。

このDRAMセルの動作としては、ピット線 102に与えられた地位が、ワード線101の環 位を上げることにより、ゲート酸化線10106近待 のP型鉱散線104が反転することにより、埋込 コンタクト108に伝達される。一方、この埋込 コンタクト108は、キャパシタ端極107と接 続きれているので、このキャパシタ端極107と キャパンタ絶縁線109を挟んで対向している P* 類拡数層109を挟んで対向している P* 類拡数層105との間において形成される MIS (Metal Insulator Sesicondoctor)

このような構成の従来技術による半導体記憶装置によると、キャパシタのみならず、転送ゲート 領域もトレンチ牌103の内容に埋込むので、半 導体記憶装置の平面方向においてかなりの集役度 の向上が図れる。しかしながら、この集積度の簡 地に、即ち装置の微細化には限界がある。この簡 化の解集について、第6日22を利して認明する。

期6四に示すように、写真整刻工程等から決まる最小寸法を下とし、さらに、異なる写真機刻工程間の合わせ余裕を0.2 Fとして、製造しうる 最小の半導体記憶装置を製造するとするならば、 トレンチ鴻一辺の長さは前記した最小寸法のFと なり、ワード線、ピット線の銅鑼は1.0Fと および各フード線、各ピット線の銅鑼は1.0F となるので、セル餅線の1辺の長は、

- 0.5 F + 0.2 F + 1.0 F + 0.2 F + 0.5 F - 2.4 F
- となる。従って、1ビット分のセルの最小面積は、 2.4 F×2.4 F
 - 5.76 F 2

となる。

これ以上、1ピット分のセルの面積を小さくし ようとすれば、写真触刺技術を大幅に改善、進歩 させ、解像度、および合わせ精度を向上させる以 外に方法はない。

- (発明が解決しようとする課題)
- この発明は上記のような点に鑑みて為された

もので、写真放刻技術の火幅な改善にたよること なく、次世代並みの深刻皮を有する半導体記憶装 悪およびその製造方法を提供することを目的とす る。

「発明の構成1

記憶装置およびその製造方法が可能となる。

(18 44 68)

以下、第1 図乃至第4 図を参照してこの発明の実施例に係わる半導体記憶装置およびその製造方法について挙則する。

第1図(a) 乃至第1図(f) は、この免明の 実施例に係わるDRAMセルの製造方法について、 工程順に示した新面図である。

期1図(a)において、絶縁体制1上に、例え は気地返送途を用いて第1の甲精品シリコン解2 を成成をせる。次に、全面にホトレジスト3を地 級して所定形状にパケーニングし、この所定形状 のホトレジスト3をマスクにして絶縁体解1、お よび甲結晶シリコン解2をエッチングし、絶縁体 が収するを形成する。この時、この壁4と4との 間隔は、鍵4との厚きと略等しい寸法となる。

第1図(b) において、ホトレジスト3を取除いた後、全面に、例えば気相成長法を用いて第2のシリコン福2 を成長させる。この時、第1の単結晶シリコン2を経結晶にして単結晶シリコン

2 ' が成員する。次に、例えばP型の不統物であるB (ホウ素)をシリコン版 2 ' にイオン注入し、 触核数させ、第 2 の 単結晶シリコン版 2 ' をP型 にドープする。次に、R 1 E (Reactive Ion E tching) 法を用いて、このP型 単結晶シリコン 脚 2 ' を絶縁体層の壁4 の上面と側面にのみ残留 するようにエッチングする。

第1日 (c)において、各々の乾軽体部の製 4と4との間の沸内に形成されたシリコン脳 2 間に、シリコン酸化師5を、例えばCVD (Chesical Vapor Deposition)法にて準疑し、 例えば沸の深さの半分までのキャパシク形成領域 までエッチングする。続いて、このシリコン酸化 あ5に、例えば、単面の不純物であるAa(ヒ素分 をイオンは関い、全面後、例えば酸化機によ常分 がある。では、全面を、例えば酸化機によ常分 が動きを理を行なうと、前記シリコン酸化の がの、シリコン酸化酸5 にとする付近の分単粧品 し、シリコン酸化酸5 にとする付近のみ単粧品シ リコン図 2 がN型にドープきれ、切10 N型粧

散満了が形成される。

第1回(d)において、シリコン酸化酶5、おはび保護等と、といり、 および 71回 71の N 型 放散化酸 8 を形成する。この後、全間に第1の N 型 な散化酸 8 を形成する。この第1の M 酸 化酸 8 は、後 T 程 で キャパンタ 地 改 減 内 に、第1のポリシリコン 図 9 を、例えば C V D 法を用いて 世 粒し、キャパンタ 地 核 9 を形成 減 屋 で エッチングして、キャパンタ 世 板 9 を形成 減 ま で エッチングして、キャパンタ 世 4 9 を形成 で アッチングして、キャパンタ 世 4 9 を形成 す で アッチングして、キャパンタ 世 4 9 を形成 す で アッチング 1 で ・

次に、第1図(c)において、キャパンタ電極 りより上部の第1の熱酸化解 8 を除去する。この 工程で残留した第1の熱飲化解 8 は、キャパンタ 2 の熱酸化解 1 0 を形成する。この時、ポリシリ コンの酸化速度が速いことから、これからなるキャパンタ電粉9の上部には他よりが単れた動化化熱 2 0 年 1 0 が形成される。この第 2 の熱酸化酶 1 0 は、 は、セスマールのは、 はなの甲4 の間の濃肉に、第 2 のポリシリンの はなるの甲4 の間の濃肉に、第 2 のポリのカシ 11本、例えばCVD注にて推訪し、執動化額 1 0 によって収切られたトランジスタ形成領域ま でエッチングする。この答2のポリシリコン脳 1 1 は、後丁程でゲート常振となる。次に、例え ばN型不能物As(ヒ素)を絶縁層の疑4上部の P 想シリコン半導体 M 2 ° に、第 2 の 熱酸 化 類 10を介してイオン注人し、熱拡散させ、P型シ リコン半導体層2、とは反対導電視の第2のN型 拡散闘 7 * を形成する。この時、第2のポリシリ コン届11によって保護されてN根にドープされ なかったP型シリコン半導体層2、はP型拡散層 13として残る。このようにして絶縁体隔1中に 形成された流の側面、 別ち、 終設量の収入の健而 C. N型材製器7、7°、およびP型拡散器13 による素子領域が形成される。次に、RIE法を 用いて、第2のポリシリコン層11を所定形状に エッチングし、ゲート間極11を形成する。

最後に、第1関(f)において、CVD 法を用いて、シリコン酸化酶14を境積する。次に、第2のN型拡散層7 が該出するように、シリコン

次に、上記実施例によって製造された半導体記憶装置について、第2図(a)、および第2図

上記実施例では、絶縁体編1をエッチングして、 絶縁体膜の壁4を形成したが、第3 図に示すよう に、シリコン半導体基数16上に絶数体層を形成 して、絶数体隔の壁4を形成しても良い。

このような構成によれば、このシリコン半導体 基板16を種結晶にして第2のシリコン届2°を 単結晶として成長させることができる。

次に、この発明の実施例の第2の変形餌を第4 図(a)、および(b)を参照して説明する。

この第2の変形例では、上記第1の変形例と同様なシリコン半導体基板16上に純緑体脈を形成し、これをパターニングして、純緑体脈の現4を形成する6のであるが、第4回(a)によりコン半導体基板16に使する場分において、純緑体脈の壁4の間の消内に、前記純緑体層が延留するようにエッチングし、かつシリコン半導体基板16が展出する系分にエッチングで、かったりは横成によれば満角のシリコン半導体基板によれば満角のシリコン半導体基板によれば満角のシリコン半導体基板によれば満角のシリコン半導体基本を

(b)を参照して説明する。

第2 図 (a) は、上記の実施例に係わる半導体 記憶装置の製造方法によって製造された半導体記 憶装置の平面図である。

第2世(4)において、絶数体層の壁4の周囲に、ゲート絶縁値10を介して、ゲート電縁にとして、ゲート電縁に2世紀ので、一下線11が形成され、隔りの絶縁が11とは、絶縁体例14によって絶縁されている。これらの上部にはピット線15が形成され、このピット線15と、絶縁体層の関4の両面に形成されたゲート電極発をしてのワード線11が22世紀を接近ないが平型版ではいが平型版では、第2型(b)に示す所面図である。

次にこの発明の実施例の第1の変形例として、 第3 概を参照して採用する。

露出した部分17を軽結晶にして第2のシリコン 層2°を単結晶として成長させることができる。 次に、第4図(b)において、このシリコン溜 2°を絶縁体盤の壁4の上面、および側面に接る

このような構成によれば、シリコン半導体基板 16と、シリコン勝2 との間に、絶縁体層が 4 が介きれるので、近接セル間のリークが少な くなる。

ようにエッチングする。

尚、上記実施例、および変形例では、常子領域 を形成する半導体層を単結晶シリコンで成長させたが、多結晶シリコンでも良いことは勿論である。 「発明の効果」

 従来のセル構造を有する半導体記憶設置の常に 2 信の集級度を有することができる非常に画劇的な セル構造を持つ半導体記憶装置およびその製造方 法が提供できる。

1 … 絶縁体層、 2 、 2 ~ … 単結 暴 シリコン層、

出版人代理人 弁理士 鈴 江 武 彦

